以下是关于“退耦”（Decoupling）的系统性总结，涵盖其原理、应用及设计要点：
1. 基本概念
定义：退耦是通过在电路关键节点（如电源与地之间）添加电容或网络，阻断噪声耦合路径，确保局部电源稳定性的技术。核心目标：
滤除高频噪声（如IC开关噪声）。避免不同电路模块通过电源/地网络相互干扰。提供瞬时电流，维持电压稳定。
2. 退耦电容的作用
高频噪声旁路：为高频干扰提供低阻抗路径，防止其通过电源网络传播（如数字IC的瞬态电流尖峰）。储能缓冲：在电源电压波动时快速充放电，补偿电流需求突变（如CPU时钟翻转时的瞬时功耗）。隔离干扰：阻断不同电路模块间的噪声耦合（如模拟与数字电路混合设计）。
3. 关键设计要素
(1) 电容选型
容值选择：
低频退耦（1-100MHz）：1μF~10μF陶瓷电容。高频退耦（>100MHz）：0.01μF~0.1μF陶瓷电容（优先X7R/X5R材质）。多电容并联：覆盖宽频段（如10μF + 0.1μF + 10nF组合）。
电压等级：额定电压需高于电路最大工作电压的1.5倍以上。ESR与ESL：选择低等效串联电阻（ESR）和电感（ESL）的电容（如多层陶瓷电容MLCC）。
(2) 布局与布线
贴近IC电源引脚：退耦电容应直接连接芯片电源和地引脚，路径最短化（减小环路电感）。过孔优化：使用多个过孔并联降低地/电源平面阻抗。避免长走线：长导线会引入寄生电感，削弱高频退耦效果。
4. 退耦网络设计
分层退耦：
板级：大容量电解电容（如100μF）应对低频波动。模块级：陶瓷电容组（10μF + 0.1μF）覆盖中高频。芯片级：0.01μF~1μF电容直接靠近IC引脚。
电源平面设计：
使用完整地平面和低阻抗电源平面。分割敏感电路（如RF与数字部分）的电源域。
5. 与压敏电阻的协同应用
分工协作：
压敏电阻：置于电源输入端，吸收雷击、浪涌等高压瞬态能量。退耦电容：分布在IC附近，抑制高频噪声和局部电压波动。
联合布局示例：电源输入 → [压敏电阻] → [大容量电解电容] → [稳压器] → [退耦电容网络] → IC
6. 常见误区与解决方案
误区1：仅依赖单一电容退耦。
解决：使用多容值电容并联覆盖全频段。误区2：忽略PCB布局导致退耦失效。
解决：优先缩短电容与IC引脚的距离，优化回流路径。误区3：混淆退耦与旁路电容功能。
解决：退耦侧重“隔离噪声”，旁路侧重“提供局部电流”。
7. 进阶技巧
仿真验证：使用电源完整性（PI）工具（如Sigrity、HyperLynx）分析退耦网络阻抗。频域阻抗匹配：确保退耦网络在目标频段内阻抗低于系统要求（如<1Ω@100MHz）。磁珠辅助：在噪声敏感路径串联铁氧体磁珠，增强高频滤波。
8. 实际应用场景
数字电路：CPU、FPGA等多电源域芯片需密集退耦。射频电路：退耦电容抑制本振泄漏和杂散辐射。混合信号系统：通过退耦隔离模拟与数字地噪声。
退耦是保障电子系统稳定性的基础设计，需结合理论计算与实测调整。在复杂系统中，建议通过频谱分析仪或示波器观察电源噪声，针对性优化退耦策略。